[科普向]这可能是关于Cortex™-A9 core 处理器的最详尽的资料了

cmgi

科普向，以下资料来自ARM官网

http://www.arm.com/products/processors/cortex-a/cortex-a9.php


与高性能计算平台消耗的功率相比，ARM Cortex-A9 处理器可提供功率更低的卓越功能，其中包括：

• 无与伦比的性能，2GHz 标准操作可提供 TSMC 40G 硬宏实现
• 以低功耗为目标的单核实现，面向成本敏感型设备
• 利用高级 MPCore 技术，最多可扩展为 4 个一致的内核
• 可选 NEON™ 媒体和/或浮点处理引擎

应用通过共享以下常见需求，Cortex-A9 处理器可提供满足各种不同市场应用需求的可扩展解决方案，包括移动手机以及高性能的消费类产品和企业产品：

• 通过提高性能、降低功耗来提高能效；
• 提高最高性能，满足要求更高的应用需求；
• 能够在多个设备之间共享软件和工具投资；

Cortex-A9 简介Cortex-A9 是性能最高的 ARM 处理器，可实现受到广泛支持的 ARMv7 体系结构的丰富功能。Cortex-A9 处理器的设计旨在打造最先进的、高效率的、长度动态可变的、多指令执行超标量体系结构，提供采用乱序猜测方式执行的 8 阶段管道处理器，凭借范围广泛的消费类、网络、企业和移动应用中的前沿产品所需的功能，它可以提供史无前例的高性能和高能效。



Cortex-A9 微体系结构既可用于可伸缩的多核处理器（Cortex-A9 MPCore™ 多核处理器），也可用于更传统的处理器（Cortex-A9 单核处理器）。可伸缩的多核处理器和单核处理器支持 16、32 或 64KB 4 路关联的 L1 高速缓存配置，对于可选的 L2 高速缓存控制器，最多支持 8MB 的 L2 高速缓存配置，它们具有极高的灵活性，均适用于特定应用领域和市场。



Cortex-A9 MPCore 多核处理器集成了经验证非常成功的 ARM MPCore 技术以及更多增强功能，以此简化了多核解决方案，并使其应用范围得到扩展。Cortex-A9 MPCore 处理器可提供史无前例的可扩展的最高性能，同时还支持灵活设计和新功能，从而进一步降低和控制处理器和系统级的能耗。借助 Cortex-A9 MPCore 处理器的定向实现，移动设备的最高性能还可在现在的解决方案的基础上不断提高，具体方法是：利用设计灵活性和 ARM MPCore 技术提供的高级功率管理技术，在散热受限以及移动电源预算紧张的情况下维持运行。使用可伸缩的最高性能，该处理器可超过现今类似的高性能嵌入式设备的性能，并可在拓宽市场的基础上进行稳定的软件投资。

Cortex-A9
体系结构	ARMv7-A Cortex
Dhrystone 性能	每个内核 2.50 DMIPS/MHz
多核	1-4 个内核 还提供单核版本
ISA 支持	ARM Thumb®-2 / Thumb Jazelle® DBX 和 RCT DSP 扩展 高级 SIMD NEON™ 单元（可选） 浮点单元（可选）
内存管理	内存管理单元
调试和跟踪	CoreSight™ DK-A9（单独提

Cortex-A9 主要功能

TrustZone® 技术 确保安全应用的可靠实现，适合从数字版权管理到电子支付等应用。获得技术和行业合作伙伴的广泛支持

Thumb-2 技术 可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30% 的空间。

Jazelle RCT 和 DBX 技术 最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍，同时还支持 Java 指令的直接字节码执行，以便提高传统虚拟机的速度

优化的 1 级高速缓存 性能和功率优化的 L1 高速缓存结合了最低访问延迟技术，可以在最大程度上提高性能和降低能耗。还为实现高速缓存一致性提供了增强处理器间通信的选项或支持富 SMP 功能操作系统的选项，以便简化多核软件开发

可选的 2 级高速缓存控制器 在高频率设计或需要降低与芯片外内存访问关联的能耗的设计中，最多可对 8 MB 高速缓存内存提供低延迟、高带宽访问




先进的多核技术


侦测控制单元
SCU 是 ARM 多核技术的中央智能单元，负责管理互连、仲裁、通信、高速缓存之间的传输和系统内存传输、高速缓存一致性以及支持所有多核技术的处理器的其他功能。Cortex-A9 MPCore 处理器也是首次向其他系统加速器和未经缓存的 DMA 驱动的主外设公开这些功能，以便通过共享对处理器高速缓存层次结构的访问来提高性能并降低系统范围内的能耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。


加速器一致性端口
SCU 上 AMBA® 3 AXI™ 兼容的辅助接口为各种系统主机提供了一个互连点，出于总体系统性能、能耗或软件简化的原因，该接口更易于直接连接 Cortex-A9 MPCore 处理器。该接口可用作标准的 AMBA 3 AXI 辅助接口，它支持所有标准读写事务，而对连接的组件没有任何其他一致性要求。不过，针对一致的内存区域的任何读事务都会与 SCU 交互，以测试所需信息是否已存储在处理器的 L1 高速缓存内。如果存储在其中，则会将其直接返回到请求组件。如果未存储在 L1 高速缓存中，则在最后转发到主内存之前还有机会存储在
L2 高速缓存中。对于针对任何一致的内存区域的写事务，在将写入数据转发到内存系统之前，SCU 会强制其保持一致性。此外，此事务还可分配到 L2 高速缓存，从而消除直接写入对芯片外内存产生的功率和性能影响


通用中断控制器
实现标准化、基于架构的中断控制器后，GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下，最多支持 224 次独立中断，每次中断均可在 CPU、操作系统和 TrustZone 软件管理层之间路由的优先硬件之间分配。借助半虚拟化管理器，此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。




先进的可选技术

Cortex-A9 NEON 媒体处理引擎

(MPE) Cortex-A9 MPE 可用于任一 Cortex-A9 处理器，并可提供一个具有 Cortex-A9 浮点单元的性能和功能以及 NEON 高级 SIMD 指令集实现的引擎，以便进一步提高媒体和信号处理功能的速度。MPE 可扩展 Cortex-A9 处理器的浮点单元 (FPU)，提供一个 quad-MAC 以及附加的 64 位和 128 位寄存器集，在每个周期 8 位、16 位和 32 位整型以及 32 位浮点数据量的基础上支持一组丰富的 SIMD 操作。
Cortex-A9 浮点单元 (FPU)

在与任一 Cortex-A9 处理器一起实现时，FPU 可提供与 ARM VFPv3 体系结构兼容的高性能的单双精度浮点指令，该体系结构是与上一代 ARM 浮点协处理器兼容的软件。

ARM Cortex-A9 性能、功耗和面积
	Cortex-A9 单核 软宏试用实现		Cortex-A9 双核 硬宏实现
工艺	TSMC 65G		TSMC 40G
优化方式	性能优化		性能优化	功率优化
标准单元库	ARM SC12		ARM SC12 + 高性能工具包	ARM SC12 + 高性能工具包
性能（总 DMIPS）	2,075 DMIPS		10,000 DMIPS	4,000 DMIPS
频率	830 MHz		2000 MHz（标准）	800 MHz (wc/ss)
能效 (DMIPS/mW)	5.2		5.26	8.0
目标频率下的总功率	0.4 W		1.9 W	0.5 W
芯片面积	1.5 mm2（不包括高速缓存）		6.7 mm2 （包括 L1 奇偶校验 和所有 DFT/DFM）	4.6 mm2 （包括所有 DFT/DFM）

txwdtxwd2004

主频给力…………这货用在电脑上也差不到哪去吧……